電子、通信、計算機、微電子相關專業(yè)，碩士學歷。
a:
1、能夠獨立編寫Verilog/Systemverilog程序了解集成電路設計流程，有基本的數(shù)字電路基礎；
2、至少熟悉一種編程語言：C/C++/java；
3、有面向對象編程的概念熟悉UNIXShell，以及某種腳本語言，比如python/tcl等的優(yōu)先最好有相關驗證經(jīng)歷。
b：
1、熟悉perl或tcl或shell等腳本語言；
2、熟悉VCS，NCSim，Verdi等仿真調試工具；
3、熟悉SystemVerilog，熟悉VMM/UVM方法學。
滿足a、b中的一項即可。
數(shù)字IC設計驗證